JP 63-66993 (Kokai)

A multilayer circuit board comprises a ceramic lamination layer wiring board alternately laminating a conductor wiring layer provided with a power distributing network and a ceramic insulating layer, a through-hole of a 1st diameter for passing through the inside and the outside of the wiring board, a resin fluoride dielectric filled in the through-hole of the 1st diameter, and a through-hole wiring of a smaller 2nd diameter than the 1st diameter for passing through the center of the resin fluoride dielectric.

⑩日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

昭63-66993

@Int.Cl.4

識別記号

庁内整理番号

33公開 昭和63年(1988) 3月25日

H 05 K · 3/46

C-7342-5F T-7342-5F

審査請求 未請求 発明の数 2 (全3頁)

母発明の名称 多層配線基板

②特 願 昭61-209644

②出 願 昭61(1986)9月8日

70発 明 者 井 上 龍 雄 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

四代 理 人 弁理士 山川 政樹 外2名

明 綴 書

1. 発明の名称

多層配線基板

2. 特許請求の範囲

(1)電源配線網が配設された導体配線層とセラミック機線層とを交互に機層したセラミック機層配線基板と、この配線基板の表裏を其通する第1の径のスルーホールに充填されたフッ化樹脂誘電体と、このフッ化樹脂誘電体の中心を其通する第1の径より小さい第2の径のスルーホール配線とを有することを特徴とした多層回路基板。

(2)電豚配線網が配数された導体配線層とセラミンク 危線層とを交互に積層したセラミンク積層配線基板と、この配線基板の装みを貫通する第1の径のスルーホールに充填されたフツ化樹脂制理体と、このフツ化樹脂制関体の中心を貫通する第1の径より小さい第2の径のスルーホール配線と、セラミンク積層配線基板上にポリイミド樹脂を絶線材料として製

(3)前記セラミック積層配級基板と薄膜多層配級 との間に接地配線網を有することを特徴とした特 許舒求の範囲第2項配載の多層回路基板。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、大型コンピュータや高周波通信装置などの高速な信号伝達を要求される電子機器に使用するのに適する多層回路基板に関するものである。

【従来の技術】

従来この種の回路基板は、誘電率の低い樹脂絶 設材を使用したプリント配線基板を用いるか、微 細配線の形成が容易なセラミック多層配線基板を 用いていた(例えば、日経エレクトロニクス 1981年5月11号P174~P200)。しかし前者 では、最小配線幅は約50マイクロメートル稳度 であり、実装の高密度化には充分に対応できない という欠点があつた。また、後者は配線の象細化 には適するもののセラミックの比誘電率が7~10 と高い元めに、信号伝達の高速化は遠成できない という欠点があつた。

[発明が解決しよりとする問題点]

上配欠点を解決すべく、セラミック蓄板上にポ リイミド樹脂を絶録材とする薄膜多層配線を形成 したものも開発されたが(例えば日経エレクトロ ニクス1985年6月17日号P243~P266)、 配線幅は、約25マイクロメートルと高密度化を 達成しており、更に緩幅約10マイクロメートル 程度までの徴細化が可能だが、信号伝達速度の高 **遠化の面では、セラミンクの高い鋳電率の影響を** 受けて、十分な高速化が達成されていない。

[問題点を解決するための手段]

本発明に係わる多層図路基根は、電源配線網が 綴酘された導体配繊層とセラミック絶機層とを交 互に積渇したセラミック積層配級基根と、この配 級基板の袋裏を貫通するスルーホールと、このス ルーホールに充填されたフツ化樹脂誘電体と、と

と、4種のタングステンを用いて形成された電源 配級暦12,13,14,15とが交互に積層さ れている。また、この基板しには、沢裏を貨通す るために直径約0.3 ミリメートルのスルーホール 20が約1.5ミリメートルの間隔で碁根1のほぼ 全面の格子点上にあけられでいる。このスルーホ ール20の内部は、ポリテトラフルオロエチレン 21が充填されていてその中心には直径約0.1ミ リメートルの銅のスルーホール配線22が形成さ れている。なお、電原配線層12,13,14, 15にはそれぞれの配線層に接続する電源スルー ホール配線32,33があるが、これらのスルー ホール配級32,33にはポリテトラフルオロエ チレンの被疫層は設けられていない。また、基板 1の表面には、金パッド23が設けられており、 これらのパッド23はスルーホール配線22,32, 施例とほぼ同じ構成であるが、基板1と輝膜多層 33と接続している。さらに基板1の上方には、 ポリイミド樹脂24を層間絶縁層として磚膜多層 配線25 が形成された薄膜多層配線層26 が配設 されている。この薄膜多層配線25は、最小線幅

のフッ化樹脂誘電体を貫通するスルーホール配線 とから構成され、さらにこのセラミック積層配線 基板上にポリイミド樹脂を眉間絶縁材として薄膜 多層配線が形成された薄膜多層配線層を有してい **A** .

[作用]

本発明においては、セラミック積層配限基板が 比勝電率が大きいので、電景配線制のインピーダ ンスを低く抑えるとともに、スルーホール配線が 比誘電車の極めて小さいフッ化樹脂誘電体で被援 されているので、信号伝達速度が高められる。

[実施例]

第1図は、本発明の第一の実施例を示す挺断面 凶である。同凶において、 セラミック 積層配線 基 板(以下基板と称する)(は、一辺が約15セン チメートルの正方形で、その厚さは、約3ミリメ ートルである。この基板1は、酸化アルミニウム を主成分とし酸化シリコン,酸化カルシウム,酸 化ナタニウムおよび酸化マグネシウムを添加する。 ことにより、比勝電率を10とした展開絶級層14

約20マイクロメートルの金めつき膜により形成 されていてとの配線の一部がスルーホール配線22 と金パッド23を介して接続している。また、こ れらの薄膜多層配線25の層間接続のためにポリ イミド樹脂24には、一辺約30マイクロメート ルの正方形の開口を持つサイアホール27 があけ られている。薄膜多層配線層26の最上層には、 **銅パッド28が形成されていてLSI等の回路素** 子を実装し、もしくは回路検査のプロービングの **かん用いられる。**

たか、前述した実施例では、海踑多層配線25 を、金めつきで形成しているが、これを銅めつき で形成するととも可能である。

第2図は、本発明の第2の実施例を示す縦断面 図である。本実施例は、第1図に示した第1の実 配級層26との間に接地配級網40が配設されて いる点が異なる。とのような構成においても前述 と全く同様の効果が得られる。

[発明の効果]

特開昭63-66993(3)

以上脱明したように、本発明は、電源配線網を、 比誘電率の大きなセラミックを層間絶線とするセ ラミック積層配線基板内に配設することにより、 そのインピーダンスを低く抑えることができると ともにスルーホール配線を、比誘電率が極めて低 いフッ化樹脂誘電体で被獲することにより、スル ーホール配線をの配線遅延時間を極小に抑えるこ とができるという極めて優れた効果が得られる。

更に、本発明は、信号配線を、比誘電率の低い ポリイミドを層間絶縁とする薄膜多層配線に配設 することにより、スルーホール配線の高速化とあ いまつて、信号配線の配線遅延時間を極小に抑え ることができるなどの効果が得られる。

4. 図面の簡単な説明

第1四は、本発明の第1の実施例を示す凝断面 図、第2図は、本発明の第2の実施例を示す凝断 面図である。

・・ポリテトラフルオロエチレン、22・・・スルーホール配線、23・・・金パッド、24・・・ポリイミド樹脂絶縁騒、25・・・海膜多層配線層、27・・・サイアホール、28・・・鍋パッド、32,33・・・電源スルーホール配線、40・・・接地配線網。

传許出頗人 日本電気除式会社 代理人 山川取樹(15か2名)



